RISC-V¶

Tóm tắt nhanh (cập nhật 03/10/2026)

RISC-V là một kiến trúc tập lệnh (ISA) mở, miễn phí bản quyền — không phải một con chip hay một lõi CPU cụ thể. Ai cũng được tự thiết kế chip dùng RISC-V mà không phải trả phí cho ai.
Ra đời năm 2010 tại UC Berkeley, nay do RISC-V International (tổ chức phi lợi nhuận đặt tại Thụy Sĩ, hơn 4.500 thành viên) quản lý chuẩn.
Thiết kế kiểu "Lego": lõi cơ bản rất nhỏ + extension tùy chọn + extension riêng của hãng. Profile (như RVA23) gom extension lại để phần mềm chạy được trên nhiều chip.
Đã đại trà ở MCU/IoT và các lõi quản lý "ẩn" trong chip lớn (xuất xưởng khoảng 2,5 tỷ lõi/năm). Đang thương mại hóa ở ô tô, viễn thông 5G, AI accelerator, vũ trụ. Mới chớm ở server, PC và điện thoại.
2026 được coi là năm bản lề: chip server chuẩn RVA23 đầu tiên ra đời, Qualcomm mua Ventana, Infineon bổ sung dòng MCU ô tô dựa trên RISC-V.

Phần 1 – RISC-V là gì¶

1.1 Định nghĩa¶

ISA (Instruction Set Architecture) là "hợp đồng" giữa phần cứng và phần mềm: quy định CPU hiểu những lệnh nào, có bao nhiêu thanh ghi, xử lý ngắt/ngoại lệ ra sao. x86 (Intel/AMD) và Arm là hai ISA độc quyền phổ biến nhất hiện nay.

RISC-V (đọc là "risk-five") là một ISA mở và miễn phí bản quyền: đặc tả công khai, không ai thu phí khi dùng, và bất kỳ ai cũng có thể tự thiết kế CPU tuân theo nó cho sản phẩm mở hoặc độc quyền.[1]

Cần phân biệt rõ ba khái niệm hay bị nhầm:

Khái niệm	Là gì	Ví dụ
ISA mở RISC-V	Bản đặc tả tập lệnh — miễn phí, ai cũng dùng được	RV64I, extension V, profile RVA23
Lõi (core) RISC-V	Một thiết kế phần cứng cụ thể hiện thực ISA đó. Có thể mã nguồn mở hoặc IP thương mại phải mua	Mở: CVA6, Rocket, XiangShan. Thương mại: SiFive P-series, Andes AX45MP
Chip dùng RISC-V	SoC thương mại có tích hợp một hoặc nhiều lõi RISC-V	ESP32-C6, SpacemiT K3, Picocom PC802

Lưu ý quan trọng: RISC-V International chỉ quản lý đặc tả, không cung cấp hay quản lý bất kỳ thiết kế lõi nào. "Mở" ở đây là ISA mở, chứ không có nghĩa mọi chip RISC-V đều là phần cứng mã nguồn mở.[1]

1.2 Nguồn gốc và quản trị¶

RISC-V bắt đầu từ tháng 5/2010 tại phòng thí nghiệm Par Lab của UC Berkeley, do GS. Krste Asanović cùng hai nghiên cứu sinh Yunsup Lee và Andrew Waterman khởi xướng, dưới sự dẫn dắt của GS. David Patterson. Chữ "V" nghĩa là thế hệ thứ năm trong chuỗi dự án RISC của Berkeley (RISC-I, RISC-II, SOAR, SPUR).[2] Mục tiêu ban đầu khá khiêm tốn: một ISA gọn gàng cho giảng dạy và nghiên cứu, không vướng phí bản quyền của các ISA thương mại.

Mốc	Sự kiện
2010	Bắt đầu thiết kế tại UC Berkeley
2011	Tape-out chip RISC-V đầu tiên (28nm FDSOI, STMicroelectronics tài trợ)
2014	Bài báo "Instruction Sets Should Be Free" lập luận vì sao ISA nên mở
2015	Thành lập RISC-V Foundation với 36 thành viên sáng lập
11/2018	Hợp tác với Linux Foundation về vận hành
03/2020	Chuyển pháp nhân sang Thụy Sĩ, đổi tên thành RISC-V International, nhằm giữ vị thế trung lập trước biến động địa chính trị
10/2024	Phê chuẩn profile RVA23 — nền tảng cho CPU ứng dụng và server
2026	Chip server chuẩn RVA23 đầu tiên ra mắt (RISC-V International có hơn 4.500 thành viên tại khoảng 70 quốc gia, số liệu 2025)

Một điểm đáng chú ý về pháp lý: không có bằng sáng chế nào được đăng ký cho bản thân ISA RISC-V, vì nó dựa trên các ý tưởng kiến trúc máy tính đã có từ ít nhất 40 năm. Thương hiệu "RISC-V" thì thuộc RISC-V International.[1]

1.3 Cấu trúc ISA – ghép như Lego¶

Cấu trúc ISA RISC-V: base, extension chuẩn, extension riêng và profile

① Base ISA – phần bắt buộc, không bao giờ thay đổi. Hiện có 4 base ISA đã phê chuẩn: RV32I, RV64I, RV32E, RV64E — khác nhau ở độ rộng địa chỉ và số thanh ghi (bản E chỉ có 16 thanh ghi, dành cho MCU siêu nhỏ). Các biến thể mới như CHERI (bảo mật theo capability) và RV128 đang được phát triển.[3]

② Extension chuẩn – chọn đúng thứ cần. Mỗi extension thêm một nhóm lệnh: M (nhân/chia), A (atomic), F/D (số thực), C (lệnh nén 16-bit, giảm kích thước code), B (thao tác bit), V (vector, tương tự NEON/SVE của Arm), H (hypervisor/ảo hóa), K/Zvk (mã hóa)... Một MCU cảm biến có thể chỉ cần RV32IMC, còn CPU server cần hàng chục extension.

③ Extension riêng (custom). ISA dành sẵn vùng mã lệnh để hãng tự thêm lệnh của mình mà vẫn tương thích phần lõi. Ví dụ: NVIDIA dùng hơn 20 extension riêng trong các lõi RISC-V của GPU; Espressif thêm lệnh AI vào ESP32-P4. Đây là điểm khác biệt lớn nhất so với Arm.

④ Profile – lời giải cho bài toán phân mảnh. Vì quá nhiều tổ hợp extension, RISC-V International định nghĩa profile: danh sách extension bắt buộc cho một lớp sản phẩm, để phần mềm biết chắc phần cứng có gì.

RVA23 (phê chuẩn 21/10/2024): profile cho CPU ứng dụng 64-bit chạy hệ điều hành đầy đủ. Bắt buộc có Vector và Hypervisor. Google chọn RVA23 làm nền tảng cho ABI Android trên RISC-V.[4]
RVB23: profile cho SoC nhúng chạy Linux tùy biến; Vector là tùy chọn để tiết kiệm chi phí.
Từ RVA23 trở đi, bản phát hành lớn mới thêm tính năng bắt buộc; bản phát hành nhỏ chỉ thêm tùy chọn, nên phần mềm viết cho RVA23 sẽ tiếp tục chạy được trên phần cứng sau này.

1.4 So sánh với Arm và x86¶

Tiêu chí	RISC-V	Arm	x86
Kiểu kiến trúc	RISC thuần, load/store: chỉ lệnh load/store mới truy cập bộ nhớ	RISC, load/store	CISC: lệnh tính toán có thể đọc/ghi thẳng bộ nhớ, có lệnh rất phức tạp
Độ dài lệnh	Cố định 32-bit; thêm lệnh nén 16-bit (extension C)	AArch64: cố định 32-bit. Arm 32-bit: có Thumb-2 trộn 16/32-bit	Thay đổi từ 1 đến 15 byte → bộ giải mã phức tạp, tốn diện tích và điện năng
Ai sở hữu ISA	Không ai — chuẩn mở do cộng đồng quản lý	Arm Holdings	Intel và AMD
Phí bản quyền ISA	Không có. Chỉ trả tiền nếu mua IP lõi của một hãng (SiFive, Andes...)	Phí license ban đầu + royalty theo từng chip	Gần như không cấp phép cho bên ngoài
Tự thiết kế lõi	Tự do	Cần architecture license (đắt, ít hãng có)	Không
Thêm lệnh riêng	Được phép, có vùng mã lệnh dành sẵn	Không tự do — chỉ dùng extension do Arm định nghĩa	Không
Hệ sinh thái phần mềm	Đang lớn nhanh; Linux upstream tốt, ứng dụng desktop/mobile còn mỏng	Rất trưởng thành (mobile, nhúng, server)	Trưởng thành nhất (PC, server)
Thế mạnh hiện tại	MCU, lõi điều khiển nhúng, chip chuyên dụng, AI accelerator	Điện thoại, nhúng, server tiết kiệm điện	PC, server hiệu năng cao

Các nguồn phân tích thường ước tính royalty Arm vào khoảng 1–2% giá chip, cộng phí architecture license từ vài triệu USD trở lên — đây là số ước tính của bên thứ ba, không phải số liệu công bố chính thức.[5] Với sản phẩm bán hàng trăm triệu chip, khoản này rất đáng kể.

RISC hay CISC — ranh giới đã mờ dần

RISC (Reduced Instruction Set Computer) dùng ít lệnh, đơn giản, độ dài đều, dễ pipeline và tiết kiệm điện. CISC (Complex Instruction Set Computer) có nhiều lệnh phức tạp, mỗi lệnh làm được nhiều việc hơn. Trên thực tế, CPU x86 hiện đại giải mã lệnh CISC thành các micro-op kiểu RISC trước khi thực thi, nên khác biệt chủ yếu còn ở tầng giải mã (x86 tốn diện tích và năng lượng hơn) và ở di sản phần mềm (x86 phải tương thích ngược hàng chục năm). Vì vậy, gần như mọi ISA mới ra đời sau những năm 1990 đều là RISC.

1.5 Ngoài Arm và x86: các kiến trúc khác vẫn được dùng thương mại¶

Ngoài hai "ông lớn" và RISC-V, vẫn còn khá nhiều ISA đang chạy trong sản phẩm thương mại — phần lớn nằm ở các ngách: mainframe, ô tô, DSP, chip nhúng trong SSD/âm thanh, hoặc thị trường nội địa Trung Quốc.

Kiến trúc	Kiểu	Chủ sở hữu	Đang dùng ở đâu	Xu hướng
Power / PowerPC	RISC	IBM (ISA mở qua OpenPOWER từ 2019)	Server IBM Power11 (ra mắt 7/2025) cho ngân hàng, y tế, chính phủ, chạy AIX/IBM i/Linux.[1] Bản nhúng PowerPC còn trong MCU ô tô đời cũ (NXP MPC5xxx), thiết bị mạng, hàng không quân sự	Server: ngách ổn định. Nhúng: giảm dần, chuyển sang Arm
z/Architecture	CISC	IBM	Mainframe IBM z17 (chip Telum II, 4/2025) xử lý giao dịch cho ngân hàng, bảo hiểm, hàng không[2]	Ngách nhỏ nhưng rất bền, giá trị cao
MIPS	RISC	MIPS → GlobalFoundries (mua 2025)	Còn nhiều trong router, set-top box, thiết bị mạng đời cũ, chip ADAS đời trước	Đã chuyển sang RISC-V: công ty MIPS nay bán lõi RISC-V, ngừng phát triển ISA MIPS[3]
ARC	RISC (lệnh 16/32-bit)	Synopsys → GlobalFoundries (hoàn tất 6/2026)	Lõi nhúng trong controller SSD, IoT, ô tô, thiết bị gia dụng số; có mặt trong hơn 1,5 tỷ sản phẩm/năm[4]	Đã có thêm dòng ARC-V (RISC-V); nay gộp chung với MIPS tại GlobalFoundries[5]
Xtensa	RISC, cấu hình được (lệnh 16/24-bit)	Cadence (Tensilica)	DSP âm thanh HiFi trong điện thoại, tai nghe, loa thông minh; DSP thị giác; ESP32 đời đầu[6]	Vẫn mạnh ở DSP âm thanh; mảng MCU thì Espressif đã chuyển sang RISC-V
TriCore	RISC (kết hợp MCU + DSP)	Infineon	MCU ô tô AURIX TC (điều khiển động cơ, khung gầm, an toàn ASIL-D)	Infineon bổ sung dòng AURIX RISC-V chạy song song[7]
RH850 (V850)	RISC	Renesas	MCU ô tô cho khung gầm, an toàn, quản lý pin (BMS), điều khiển thân xe	Vẫn ra sản phẩm mới (RH850/U2C, 3/2026)[8]
LoongArch	RISC	Loongson (Trung Quốc)	PC và server nội địa Trung Quốc (3A6000, 3C6000 ra mắt 6/2025) cho chính phủ, hạ tầng trọng yếu; hơn 40 hãng làm máy dùng chip này[9]	Tăng trong thị trường nội địa, mục tiêu là "hệ sinh thái thứ ba" ngoài x86 và Arm
SPARC	RISC	Oracle, Fujitsu (bản LEON mở)	Server UNIX đời cũ; lõi LEON chịu bức xạ trong vệ tinh, tàu vũ trụ châu Âu	Đang tắt dần: Oracle ngừng phát triển từ 2017; Fujitsu ngừng bán 2029, hết hỗ trợ 2034.[10] Gaisler chuyển dòng LEON sang lõi RISC-V NOEL-V
ISA của DSP (CEVA, TI C6000, Qualcomm Hexagon)	Thường là VLIW	CEVA, Texas Instruments, Qualcomm	Xử lý tín hiệu baseband 4G/5G, âm thanh, camera. Ví dụ: chip Picocom PC802 ghép lõi RISC-V với DSP CEVA; Hexagon nằm trong mọi Snapdragon	Vẫn là thành phần then chốt ở lớp vật lý (L1) viễn thông, thường đi cặp với lõi điều khiển Arm hoặc RISC-V
MCU 8-bit (8051, AVR, PIC)	8051: CISC. AVR, PIC: RISC	Microchip và nhiều hãng khác	Đồ chơi, đồ gia dụng, điều khiển đơn giản cần giá cực rẻ	Vẫn bán số lượng lớn nhưng dần bị thay bởi Arm Cortex-M0 và RISC-V 32-bit

Đã "khai tử" hẳn: Itanium (Intel, kiểu EPIC/VLIW, ngừng xuất xưởng 2021), Alpha (DEC), PA-RISC (HP).

Nhận xét: thị trường đang hội tụ về ba cực x86 – Arm – RISC-V. Đáng chú ý là nhiều ISA độc quyền cũ không "chết" mà chuyển sang RISC-V: MIPS, ARC (dòng ARC-V), LEON/SPARC (NOEL-V), Xtensa trong mảng MCU của Espressif. Các ISA còn đứng vững độc lập chủ yếu nhờ một ngách có rào cản cao: mainframe (z/Architecture), server doanh nghiệp (Power), MCU ô tô có chứng nhận an toàn (TriCore, RH850), DSP chuyên dụng, hoặc chính sách tự chủ (LoongArch).

1.6 Ưu điểm và hạn chế thực tế¶

Vì sao doanh nghiệp chọn RISC-V

Không phí bản quyền → giảm giá thành ở sản lượng lớn.
Tùy biến sâu: thêm lệnh riêng cho AI, DSP, mã hóa, tối ưu đúng workload.
Không phụ thuộc một nhà cung cấp: có thể đổi nhà cung cấp IP lõi hoặc tự làm.
Tự chủ công nghệ: chuẩn đặt tại Thụy Sĩ, trung lập — lý do lớn ở Trung Quốc, châu Âu.
Đặc tả minh bạch: thuận lợi cho kiểm chứng hình thức và chứng nhận an toàn chức năng (ô tô, hàng không).

Vì sao nhiều nơi chưa chọn

Hệ sinh thái phần mềm còn thua Arm/x86 rõ rệt ở ứng dụng desktop, mobile, phần mềm thương mại.
Chi phí verification cao nếu tự thiết kế hoặc tùy biến lõi — Arm bán kèm IP đã kiểm chứng kỹ.
Nguy cơ phân mảnh khi mỗi hãng một bộ extension (profile giúp giảm nhưng chưa hết).
Hiệu năng đỉnh ở phân khúc server/PC vẫn đang đuổi theo.
Rủi ro chính sách: các cuộc thảo luận về kiểm soát xuất khẩu liên quan RISC-V vẫn tiềm ẩn.

Phần 2 – RISC-V đang được ứng dụng thực tế như thế nào¶

Bản đồ ứng dụng RISC-V theo mức độ trưởng thành (2026)

Quy mô tổng thể¶

RISC-V International cho biết lượng lõi RISC-V xuất xưởng đang tiến gần 2,5 tỷ lõi mỗi năm.[6]
Riêng Andes Technology (nhà cung cấp IP lõi lớn của Đài Loan): số SoC tích lũy dùng IP của hãng vượt 20 tỷ vào quý 2/2026, tăng từ 14 tỷ cuối 2023.[7]
Đặc điểm quan trọng: phần lớn số lõi này nằm "ẩn" bên trong chip khác, người dùng cuối không biết đến.

2.1 MCU và IoT — đại trà¶

Espressif (hãng làm ESP8266/ESP32 quen thuộc) đã chuyển các dòng chip mới sang RISC-V: dòng C (C3, C5, C6...) dùng lõi RISC-V cho Wi-Fi/Bluetooth/Zigbee/Thread giá rẻ; ESP32-P4 là MCU hiệu năng cao với 2 lõi RISC-V 400 MHz cộng 1 lõi tiết kiệm điện, có lệnh AI mở rộng.[8] Một số nguồn cho biết Espressif sẽ chỉ dùng RISC-V cho các thế hệ chip tương lai.
Các hãng Trung Quốc như GigaDevice (GD32V), WCH (CH32V) bán MCU RISC-V giá rất rẻ, phổ biến trong sản phẩm tiêu dùng.
Ý nghĩa: với MCU, phần mềm chủ yếu là firmware tự viết + RTOS (FreeRTOS, Zephyr), nên rào cản hệ sinh thái gần như không còn.

2.2 Lõi quản lý "ẩn" trong chip lớn — đại trà¶

Đây là nơi RISC-V thắng lớn nhất mà ít người biết.

NVIDIA: từ khoảng 2015 đã thay vi điều khiển độc quyền Falcon bằng lõi RISC-V tự thiết kế. Mỗi GPU có khoảng 10–40 lõi RISC-V lo quản lý nguồn, bảo mật, mã hóa/giải mã video, chuyển ngữ cảnh... Lõi quan trọng nhất là GSP (GPU System Processor) gồm 4 lõi RV64, gánh phần lớn việc của driver đồ họa. NVIDIA ước tính không chính thức đã xuất xưởng khoảng 1 tỷ lõi RISC-V chỉ trong năm 2024.[9]
Qualcomm: từ Snapdragon 865 (2019) đã dùng RISC-V cho các bộ điều khiển "việc vặt" bên trong (nguồn, bảo mật, cảm biến), và đã xuất xưởng hơn 1 tỷ lõi RISC-V tính đến cuối 2023.[10]
Lưu trữ và camera: controller SSD của Phison, SoC camera chạy Linux của Allwinner dùng lõi Andes.
Lý do: các lõi này chạy firmware nội bộ, không cần hệ sinh thái ứng dụng; được tùy biến tự do và không phải trả royalty cho hàng chục lõi trên mỗi chip.

2.3 Ô tô — đang thương mại hóa¶

Infineon — hãng dẫn đầu thị trường MCU ô tô (khoảng 36% thị phần theo TechInsights, 4/2026) — là hãng bán dẫn đầu tiên công bố dòng MCU ô tô dựa trên RISC-V, thuộc thương hiệu AURIX, chạy song song với các dòng TriCore và Arm hiện có.[11] Hãng đã cung cấp virtual prototype và bộ công cụ phát triển để khách hàng viết phần mềm trước khi có chip.[12]
Quintauris: liên doanh do Bosch, Infineon, NXP và STMicroelectronics thành lập, nhằm chuẩn hóa nền tảng RISC-V đạt chuẩn ô tô.[6]
Ý nghĩa: ô tô là "phép thử độ chín" vì yêu cầu an toàn chức năng (ISO 26262), vòng đời 10–15 năm và chuỗi công cụ được chứng nhận. Việc các hãng lớn cam kết cho thấy RISC-V đã vượt qua giai đoạn thử nghiệm.

2.4 Viễn thông 5G / O-RAN — đang thương mại hóa¶

Picocom PC802: chip baseband 5G cho small cell và O-RAN, đã sản xuất hàng loạt. Chip có hai cụm 16 lõi RISC-V Andes N25F quản lý upper PHY, kết hợp DSP Ceva; hỗ trợ cả 4G và 5G.[13]
Metanoia MT5824: SoC cho O-RU 4T4R công suất thấp, dùng lõi Andes AX45MP 64-bit cho điều khiển thời gian thực, xử lý tín hiệu baseband và protocol stack của RU.[14]
EdgeQ: SoC trạm gốc 5G dựa trên RISC-V với lệnh mở rộng chuyên cho 5G.
Nghiên cứu: ETH Zurich thiết kế cụm 1024 lõi RISC-V xử lý trọn chuỗi PUSCH 5G trong 1,7 ms với công suất trung bình dưới 6 W.[15]
Ý nghĩa: RISC-V hiện mạnh ở vai trò lõi điều khiển cạnh DSP/accelerator trong chip RAN, đặc biệt ở phân khúc small cell và O-RU — gắn với xu hướng mở của O-RAN.

2.5 AI accelerator — đang thương mại hóa¶

Meta MTIA: dòng chip AI tự thiết kế của Meta cho các mô hình gợi ý nội dung. Thế hệ đầu có 64 phần tử xử lý, mỗi phần tử gồm hai lõi RISC-V (một lõi có vector).[16] MTIA 300 đã chạy thực tế trong data center của Meta; các thế hệ sau dùng chiplet với lõi RISC-V quản lý.[17]
Tenstorrent: xây chip AI với nhiều lõi RISC-V và bán cả IP lõi RISC-V hiệu năng cao.
Ý nghĩa: chip AI cần nhiều lõi điều khiển nhỏ gắn chặt với khối tính toán, cùng lệnh tùy biến — đúng thế mạnh của RISC-V.

2.6 Hàng không vũ trụ — đang thương mại hóa¶

NASA và Microchip — PIC64-HPSC: bộ xử lý thế hệ mới cho tàu vũ trụ, phát triển từ hợp đồng 50 triệu USD của NASA (2022). Chip có 8 lõi SiFive X280 64-bit hỗ trợ vector, chạy tới 1 GHz, có bản chịu bức xạ (cho Mặt Trăng, sao Hỏa) và bản chịu bức xạ vừa (cho quỹ đạo thấp). Mục tiêu là năng lực tính toán gấp khoảng 100 lần máy tính bay hiện tại.[18]
Tại RISC-V Summit Europe 2026 có báo cáo về một trong những máy tính đầu tiên dùng lõi RISC-V (trên FPGA) đang hoạt động trên Mặt Trăng.[19]

2.7 PC, laptop và điện thoại — mới chớm¶

SpacemiT (Trung Quốc) đã bán laptop dùng chip K1 tám lõi từ 2024; chip K3 theo chuẩn RVA23 đến tay người dùng trong nửa đầu 2026.[20] Mainboard DC-ROMA cho Framework Laptop 13 đã chạy mô hình ngôn ngữ 7B hoàn toàn trên CPU.
Android: AOSP đã build và chạy được trên RISC-V (trên máy ảo Cuttlefish), và Alibaba đã chạy Android 16 trên chip XuanTie chuẩn RVA23 (5/2026).[21] Tuy vậy, năm 2024 Google từng gỡ RISC-V khỏi kernel được chứng nhận (GKI), nên hiện chưa có điện thoại Android RISC-V thương mại của hãng lớn.
Ý nghĩa: phân khúc này phụ thuộc nặng vào hệ sinh thái ứng dụng có sẵn — đúng điểm yếu nhất của RISC-V hiện nay.

2.8 Server và data center — mới chớm nhưng tăng tốc¶

Chuẩn hóa: RVA23 cùng Server Platform Specification định nghĩa một "hợp đồng" chung về boot, firmware (UEFI/ACPI) để một bản OS chạy được trên mọi server tuân thủ. Ubuntu đã chuyển target RISC-V sang RVA23 từ bản 25.10.[22]
Silicon: Alibaba ra mắt XuanTie C950 (3/2026), CPU RISC-V cho cloud và AI.[23] ESWIN, SiFive, Tenstorrent đều có CPU/IP hướng server. Đã có dịch vụ thuê server RISC-V trên cloud (Scaleway EM-RV1). Lõi mã nguồn mở XiangShan đã được nhiều công ty tape-out, xuất xưởng khoảng 50.000 chip.[19]
Ông lớn đặt cược: Qualcomm mua Ventana Micro Systems (12/2025) để có đội ngũ CPU RISC-V hiệu năng cao, song song dòng Oryon (Arm).[24] NVIDIA đã công bố yêu cầu tuân thủ RVA23 để CPU RISC-V chạy được CUDA.[25]
Thực tế: giới phân tích cho rằng còn khoảng hai thế hệ chip nữa RISC-V mới được triển khai rộng trong server — 2026 là điểm khởi đầu, chưa phải lúc thay thế Arm/x86.

2.9 Bối cảnh khu vực¶

Trung Quốc là động lực lớn nhất: Alibaba (T-Head, dòng XuanTie từ 2018), SpacemiT, ESWIN, StarFive... RISC-V được xem là con đường tự chủ thiết kế chip trước các hạn chế về x86 và Arm.[26]
Việt Nam: chủ yếu ở mức nghiên cứu và đào tạo — các nhóm tại ĐHQG Hà Nội, Học viện Kỹ thuật Quân sự, ĐHQG TP.HCM nghiên cứu SoC RISC-V cho IoT, AI nhúng và bảo mật phần cứng; đề tài vi điều khiển RISC-V từng đoạt giải nhất cuộc thi thiết kế vi mạch TP.HCM.[27]

Nhận định tổng hợp¶

RISC-V thắng trước ở nơi phần mềm "vô hình" — firmware, MCU, lõi điều khiển trong chip — vì ở đó không cần hệ sinh thái ứng dụng, còn lợi thế miễn phí và tùy biến phát huy tối đa.
Ba động lực chính: không phí bản quyền, tùy biến lệnh cho workload chuyên dụng, và tự chủ/trung lập địa chính trị.
Rào cản lớn nhất là phần mềm, không phải phần cứng. Profile RVA23 là bước then chốt để giải quyết bài toán phân mảnh.
2026 là năm bản lề cho CPU ứng dụng và server: silicon RVA23 đầu tiên, các ông lớn (Qualcomm, NVIDIA, Meta, Alibaba, Infineon) cam kết rõ ràng.
Mô hình phổ biến hiện nay là cộng sinh chứ không thay thế: Arm/x86 làm CPU chính, RISC-V làm lõi điều khiển và chuyên dụng xung quanh.

Phần 3–5 – Mở rộng (làm sau)¶

[ ] Phần 3 – Hệ sinh thái phần mềm: toolchain (GCC/LLVM), Linux/RTOS, Yocto, hỗ trợ ảo hóa, những gì còn thiếu.
[ ] Phần 4 – Xu hướng và dự báo: thị phần, chiến lược của các ông lớn, yếu tố địa chính trị và kiểm soát xuất khẩu.
[ ] Phần 5 – Liên hệ với lĩnh vực 5G RAN: RISC-V có thể đóng vai trò gì trong thiết bị gNodeB/O-RU (lõi điều khiển, xử lý L1, quản lý nguồn...).